반도체에서 '수율'이 뭐길래 그렇게 중요하다고 하는걸까?

---

 반도체 산업을 이야기할 때 빠지지 않고 등장하는 단어가 있다. 바로 ‘수율(Yield)’이다. 반도체 업계의 내부 사람들은 이 숫자 하나에 웃고 울며, 전 세계 기술 경쟁의 성패도 이 수율에 따라 갈릴 수 있다. 하지만 수율이 정확히 무엇인지, 왜 그렇게까지 중요한지에 대해서는 전문가가 아닌 이상 깊이 들여다볼 기회가 흔치 않다.

이 글에서는 수율이라는 개념을 가장 기초적인 수준에서부터 시작해, 첨단 공정과 AI가 결합된 수율 향상 기술까지 하나씩 차근차근 짚어보려 한다. 글이 조금 길 수 있지만, 이 하나의 글로 수율에 대한 전반적인 이해를 마칠 수 있을 것이다.

 

1. 수율이란 무엇인가?

 

 수율이란 아주 간단히 말해서 ‘생산한 것 중에서 제대로 작동하는 제품의 비율’을 뜻한다.

수식으로 표현하면 다음과 같다:

 

수율(%) = (정상적으로 동작하는 칩 수 / 전체 칩 수) × 100

 

 예를 들어, 지름 300mm의 웨이퍼 한 장에 500개의 반도체 칩이 들어가는데 그 중 450개만 제대로 작동하면 수율은 90%가 되는 것이다. 하지만 반도체는 단순한 전자기기가 아니라 나노 단위의 미세 공정으로 만들어지는 첨단 부품이다. 단순히 ‘켜진다’, ‘작동한다’는 수준을 넘어 수십, 수백 가지 항목의 테스트를 통과해야 비로소 ‘양품’으로 인정된다.

 

공정별 수율

 

 반도체 제조는 웨이퍼에 회로를 새기고, 이를 절단하고, 패키징하고, 테스트하는 복잡한 공정을 거친다. 각 단계마다 수율이 따로 존재하며, 전체 수율은 각 단계의 곱으로 결정된다.

• Fab 수율: 웨이퍼 제작 공정에서의 수율 (결함 없는 회로가 새겨졌는가?)
• Probe 수율: 패키징 전에 전기 테스트로 결함 유무를 확인하는 단계
• Assembly 수율: 패키징 과정에서의 수율 (기계적 조립, 배선 연결 등)
• Final Test 수율: 최종 기능 검사 통과율

이 중 어느 하나라도 수율이 낮다면 전체 제품의 완성률이 급격히 떨어지게 된다.

 

 

2. 왜 수율이 그렇게 중요한가?

 

 수율은 반도체 회사의 수익성, 신뢰성, 경쟁력을 결정짓는 핵심 지표다. 간단히 말해, 수율이 낮으면 제품 하나를 만드는데 더 많은 자원과 시간이 들어가고, 그만큼 단가도 높아지고 납기 일정도 지연될 수밖에 없다.

 

수율이 낮을 때 발생하는 문제

• 수익성 악화: 500개를 만들었는데 300개밖에 못 쓴다면 생산 단가는 거의 두 배가 된다.
• 납기 문제: 고객사와의 납품 약속을 맞추기 어렵다.
• 신뢰도 저하: 반복되는 수율 문제는 고객사의 신뢰를 떨어뜨린다.

 

 예를 들어, 어떤 회사가 새로운 3나노 공정을 도입했는데 수율이 40%에 머문다면, 제품 하나를 납품하기 위해 웨이퍼 두 장 이상을 써야 하므로 원가 부담이 크게 상승한다. 이는 곧 경쟁사보다 가격 경쟁력에서 밀리게 된다는 뜻이기도 하다.

 

파운드리 시장의 수율 전쟁

 

 이러한 수율 문제는 특히 파운드리(반도체 제조 전문 기업)에서 더욱 중요하게 작용한다. 고객사인 팹리스(설계 전문 회사)는 자신들이 설계한 반도체 칩을 수율 높은 파운드리에 맡기고 싶어 하기 때문이다.

수율이 낮은 공정을 가진 회사는 아무리 첨단 기술을 갖추고 있어도 고객 확보에 실패하고, 결국 수조 원의 장비 투자도 회수하지 못한 채 도태되기 쉽다. 그래서 수율은 단순한 공장 관리 항목이 아니라, 기업 생존의 핵심 경쟁력이 되어버린 것이다.

---

 

3. 수율을 결정짓는 주요 공정 요소

 

 

 반도체 공정은 수백 개의 세부 단계로 이루어져 있으며, 각 단계마다 수율에 영향을 줄 수 있는 요소가 숨어 있다. 그중에서도 수율에 특히 큰 영향을 주는 핵심 공정은 다음과 같다.

① 노광(Photolithography) 공정

 이 공정은 웨이퍼 위에 감광막을 바르고, 빛을 쏘아 회로 패턴을 새기는 단계다. 노광 장비의 정밀도, 마스크의 품질, 감광제(PR)의 균일도에 따라 패턴이 뭉개지거나 끊어질 수 있다. 특히 미세 공정일수록 이 오차가 더욱 치명적이다.

② 식각(Etching) 공정

 노광으로 형성된 패턴을 따라 실리콘을 깎는 단계다. 깊이와 방향이 일정하지 않으면 회로가 제대로 연결되지 않고, 전기적 특성이 불안정해진다. 플라즈마의 균일성, 가스 조성, 온도 등이 모두 영향을 미친다.

③ 금속 배선(Metal Interconnect)

 수십 개 층으로 적층된 반도체 회로에서 각 층을 전기적으로 연결하는 과정이다. 정밀한 구리 배선 공정, 절연막, CMP(Chemical Mechanical Polishing)의 품질에 따라 회로 연결의 성공 여부가 달라진다.

④ 웨이퍼 클린 & 파티클 관리

 미세 공정일수록 작은 이물질 하나가 수율을 크게 떨어뜨린다. 그래서 반도체 공장은 극한의 청정도(Class 1~10 이하)를 유지해야 하며, 클린룸 안에서도 로봇이 웨이퍼를 직접 이송하는 자동화 시스템(OHT 등)을 운용한다.

 

 

4. 수율 향상을 위한 기술들

 

 점점 더 정밀해지는 반도체 공정에서 수율을 높이기 위한 기술은 끊임없이 발전하고 있다. 최근에는 기존의 장비 개선을 넘어서 AI, 머신러닝, 3D 공정 등 다양한 요소가 결합되기 시작했다.

① EUV (Extreme Ultraviolet) 노광 기술

 EUV는 파장이 13.5nm에 불과한 극자외선을 사용해 기존보다 훨씬 미세한 회로를 새길 수 있게 해준다. 하지만 장비 자체가 수천억 원에 이르고, 진공 환경, 반사 마스크, 수명 짧은 광원 등 유지·운용 난이도가 높아 공정 안정화와 수율 확보가 매우 어려운 기술이다.

그래서 일부 기업은 EUV 장비는 먼저 도입했지만, 수율 문제로 실제 양산에는 늦게 돌입하는 경우도 많다. 기술 자체보다도 ‘수율을 확보하느냐’가 시장 진입의 열쇠다.

② AI 기반 수율 예측 시스템

 최근 반도체 기업들은 공정 데이터를 AI에 학습시켜 수율 저하 가능성을 사전에 감지하거나, 결함의 원인을 추적하는 기술을 도입하고 있다.

• 삼성전자: 공정 중 실시간 AI 분석 시스템을 통해 수율 이상 발생 시 공정 조건을 즉시 조정
• 하이닉스: 로그 데이터를 기반으로 불량 다이의 위치와 공정 변수를 예측
• TSMC: DFY(Design for Yield) 전략으로 고객과 설계 단계부터 수율 최적화를 공동 추진

③ HBM과 TSV 공정의 수율 문제

 AI용 고대역폭 메모리(HBM)는 여러 개의 DRAM 다이를 세로로 적층한 구조다. 이 구조에서는 ‘TSV(Through-Silicon Via)’라는 미세한 구멍을 통해 위아래 칩을 전기적으로 연결한다.

문제는 TSV에서 하나라도 결함이 생기면 전체 칩이 불량 처리된다는 점이다. 적층한 8개 다이 중 하나라도 문제가 있으면 수율이 0%가 되는 것이다. 이로 인해 HBM은 설계보다도 ‘패키징 수율’이 제품 단가를 결정하는 핵심 변수가 된다.

④ GAA 구조와 수율

 삼성전자가 채택한 GAA(Gate-All-Around)는 기존 FinFET 구조보다 미세하고 전력 효율이 높은 신형 트랜지스터 구조다. 하지만 그만큼 공정이 복잡하고 수율 확보가 어렵다. TSMC는 안정적인 FinFET 기반으로 3나노 수율을 빠르게 끌어올린 반면, 삼성전자는 초기 수율 문제로 고객 확보에 어려움을 겪었다는 보도가 있었다.

이렇듯 새로운 기술은 언제나 수율이라는 벽을 넘는 과정이 필요하다.

---

이제 수율이 어떤 과정에서 결정되며, 왜 새로운 기술이 수율과 함께 평가되는지 이해가 되었을 것이다.

 

 

5. 수율이 기업 성과에 미치는 실제 영향

 

 이제 수율이 단순히 생산 효율만의 문제가 아니라, 기업의 실적과 산업 내 위상까지도 좌우한다는 점을 구체적으로 보자.

① 수율 1% 차이의 어마어마한 차이

 한 장의 웨이퍼에서 500개의 칩을 생산한다고 가정했을 때, 수율이 90%일 경우 450개가 양품이다. 하지만 수율이 85%라면 425개만 사용할 수 있다. 이 차이는 단순히 25개가 아니라, 연간 수백만 장의 웨이퍼를 생산하는 대기업에게는 수천억 원의 손익 차이를 만들어낸다.

② 제품 라인업 전략에도 영향

 특히 GPU나 모바일 칩처럼 다이 크기가 큰 제품은 한 웨이퍼에 수십 개만 생산되는 경우도 있다. 이 경우 수율이 조금만 낮아져도 실적에 바로 반영된다. 그래서 실제로 일부 기업은 수율이 낮은 제품을 '하위 제품군'으로 리브랜딩하여 버릴 수 있는 다이를 줄이기도 한다.

③ 고객 유치와 수율

 파운드리 고객 입장에서 ‘누가 더 좋은 공정 기술을 갖고 있느냐’보다도 ‘누가 더 높은 수율을 안정적으로 유지하느냐’가 더 중요하다.

TSMC가 파운드리 시장 1위를 유지하는 이유는 초기부터 안정된 수율을 확보하고, 고객과의 신뢰를 기반으로 매년 예측 가능한 품질을 제공해왔기 때문이다.

④ 수율 관리의 기업 문화

 수율을 안정적으로 유지하는 회사는 단순히 기술만 좋은 것이 아니다. 공정 엔지니어, 장비 엔지니어, 설계 담당, 품질 관리자, 협력사가 하나의 유기적인 팀처럼 작동한다. 이런 ‘수율 중심 조직문화’는 시간이 지나면서 점점 더 큰 경쟁력의 차이를 만들어낸다.

 

6. 수율 경쟁의 흐름과 미래 전략

 

 앞으로 수율은 단순히 생산 기술만의 영역이 아니다. 설계에서부터 패키징까지, 전 과정을 통합적으로 관리해야 하는 ‘수율 종합전략 시대’로 접어들고 있다.

① 3D 반도체와 모듈 수율

 TSMC와 인텔은 칩렛(chiplet) 방식으로 서로 다른 기능의 칩을 하나의 패키지에 담는다. 이 경우 단일 칩 수율보다는 전체 모듈 수율이 중요해진다. 기존에는 한 개만 양품이면 되던 것이, 이제는 4~6개의 칩이 모두 양품이어야 한다는 의미다.

② 머신러닝 기반 수율 최적화

 앞으로는 AI가 수율 최적화를 실시간으로 돕는 시대가 열린다. 데이터 수집 → 이상 감지 → 공정 자동 수정 → 품질 테스트까지 AI가 참여하는 공정이 늘어날수록, 사람이 인지하지 못한 패턴에서 수율 손실을 방지할 수 있다.

③ 소재·장비 업체와의 협업 수율

 수율 향상은 소재와 장비 업체의 협업 없이 불가능하다. 반도체에 들어가는 PR(감광액), 웨이퍼, 식각가스, 금속 배선 재료 하나하나가 수율과 직결되기 때문이다.

 따라서 대형 기업은 자체적인 소재 연구소를 운영하거나, 소재 업체와 공동개발 프로젝트(JDM)를 통해 공정 최적화에 함께 참여하는 구조로 진화하고 있다.

④ 공정 설계 자동화와 수율 연계

 EDA 툴(전자설계자동화)은 이제 회로 최적화뿐 아니라 ‘수율에 유리한 설계’를 자동으로 제안하는 단계까지 왔다. 이는 고성능-고수율 동시 달성의 중요한 열쇠로 작용할 수 있다.

 

7. 한국 반도체 산업이 대응해야 할 방향

 

 한국은 현재 파운드리(삼성전자), 메모리(DRAM/HBM 중심의 하이닉스)에서 글로벌 경쟁력을 확보하고 있지만, 수율 안정성 측면에서는 TSMC 대비 ‘고객 확보의 보수성’에서 약점을 지닌다.

이를 보완하기 위해 필요한 전략은 다음과 같다.

• AI 수율 예측 플랫폼의 고도화: 공정 변수를 실시간 학습하고 즉시 보정하는 시스템 확산
• 소재·장비 국산화의 품질 향상: 단순 공급이 아닌 수율 중심의 소재 개발 체계 구축
• 수율 중심의 설계-제조 협업: 팹리스와 파운드리가 함께 DFY를 추진해야 함
• 클린룸 인프라와 교육 시스템 확대: 지역 단위의 수율 품질 확보 체계 필요

 

8. 마무리: 수율은 산업의 체온계다

 

 수율은 숫자이지만, 동시에 문화다. 한 기업이 얼마나 정밀하게 움직이는가, 공정을 얼마나 신뢰할 수 있는가를 나타내는 지표다.

 앞으로 반도체는 더 작아지고, 더 복잡해지고, 더 고성능을 요구받을 것이다. 그 복잡함 속에서도 수율을 지켜내는 능력이 기업의 생존을 좌우하게 된다.

‘수율’이라는 단어가 이제 단순히 품질의 문제로 보이지 않는다면, 당신은 이 글을 잘 읽은 것이다.

---

이제 뉴스에서 '수율이 문제다', '3나노 수율이 안정화됐다'는 말이 나올 때, 그 말 속에 담긴 기술, 전략, 조직, 협력의 복합적인 의미를 읽을 수 있을 것이다.